칩렛(Chiplet) — 모놀리식 SoC의 종말, 이종 집적의 시대

반도체 산업이 조용히 설계 철학을 바꾸고 있다. 수십 년간 목표는 하나였다. 더 많은 트랜지스터를 하나의 커다란 실리콘 조각에 욱여넣는 것. 그러나 이제 최고 성능의 칩들은 정반대 방향으로 간다. 큰 칩 하나를 만드는 대신, 작은 조각(칩렛, chiplet) 여러 개를 정교하게 이어 붙인다. 모놀리식 SoC의 시대가 저물고 이종 집적(heterogeneous integration)의 시대가 열리고 있다.

이유는 단순하고도 냉혹하다. 반도체를 무한정 크고 미세하게 만드는 일이 물리적으로도, 경제적으로도 한계에 부딪혔기 때문이다. 무어의 법칙이 늦춰지는 자리를, 칩렛이라는 새로운 조립 방식이 메우고 있다.

왜 큰 칩이 한계에 부딪혔나

첫째는 수율이다. 실리콘 웨이퍼에는 필연적으로 미세한 결함이 흩어져 있다. 칩이 클수록 그 안에 결함이 하나라도 걸릴 확률이 높아지고, 결함 하나면 그 비싼 칩 전체가 못 쓰게 된다. 반대로 칩을 작게 쪼개면, 결함이 걸린 조각만 버리면 된다. 같은 웨이퍼에서 쓸 만한 조각을 훨씬 많이 건진다.

둘째는 물리적 한계다. 노광 장비가 한 번에 찍을 수 있는 최대 면적(레티클 한계)이 정해져 있어, 단일 칩을 무한정 키울 수 없다. 최첨단 AI 가속기는 이미 이 벽에 닿았다. 더 큰 연산 능력을 원한다면, 여러 다이를 잇는 수밖에 없다.

셋째는 경제성이다. 최첨단 공정은 상상을 초월할 만큼 비싸다. 그런데 칩의 모든 부위가 그 최첨단을 필요로 하지는 않는다. 연산 코어는 최신 공정이 이득이지만, 입출력이나 아날로그 회로는 굳이 그럴 필요가 없다. 부위마다 알맞은 공정을 골라 쓰면 비용이 크게 절감된다.

칩렛이 푸는 방정식

• 공정 혼합 — 연산 다이는 최첨단 공정으로, 입출력·메모리 컨트롤러 다이는 검증된 성숙 공정으로 따로 제작해 한 패키지에 담는다.
• 수율 회복 — 작은 다이는 개별 불량률이 낮아 웨이퍼당 양품 수가 늘고, 이는 곧 원가 하락으로 이어진다.
• 설계 재사용 — 검증된 칩렛을 마치 부품처럼 재조합해 여러 제품 라인을 빠르게 파생시킨다.
• 규모 확장 — 레티클 한계를 넘어, 여러 연산 다이를 이어 하나의 거대한 논리적 프로세서를 구성한다. AI 가속기가 이 길을 앞장서 걷고 있다.

핵심은 "어떻게 잇느냐"

칩렛의 성패는 조각을 나누는 데 있지 않다. 조각들을 얼마나 빠르고 촘촘하게 연결하느냐에 있다. 다이 사이를 오가는 데이터가 느리거나 전력을 많이 먹으면, 쪼갠 이점이 통신 비용에 잡아먹힌다. 그래서 첨단 패키징 기술—실리콘 인터포저, 다이를 수직으로 쌓는 3D 적층, 미세 범프—이 이 시대의 진짜 승부처가 됐다.

표준화라는 다음 관문

지금까지 칩렛은 대체로 한 회사가 자기 조각을 자기 방식으로 잇는 형태였다. 다음 단계는 서로 다른 회사의 칩렛을 조합하는 개방형 생태계다. 이를 위해 다이 간 연결 규약을 표준화하려는 업계 공동의 움직임이 진행 중이다. 이 표준이 성숙하면, 반도체 설계는 마치 부품 카탈로그에서 블록을 골라 조립하듯 바뀔 수 있다.

남은 과제와 전망

장밋빛만은 아니다. 여러 다이를 하나로 검증하고 시험하는 일은 단일 칩보다 까다롭다. 패키징 단계에서 문제가 생기면 조각들이 다 멀쩡해도 최종 제품이 못 쓰게 될 수 있다. 열 관리, 전력 분배, 다이 간 지연도 새로운 난제다.

그럼에도 방향은 확고하다. 단일 칩을 무한히 키우던 시대가 저물고, 이제 혁신의 무대는 여러 조각을 얼마나 영리하게 통합하느냐로 옮겨왔다. AI 가속기, 고성능 CPU, 데이터센터 프로세서—성능의 최전선에 선 칩들은 이미 예외 없이 칩렛의 길을 걷고 있다. 반도체의 미래는 더 큰 하나가 아니라, 더 잘 조립된 여럿에 있다.

자주 묻는 질문

칩렛이 정말 단일 칩보다 나은가요?

고성능·대면적 영역에서는 그렇습니다. 큰 칩은 수율이 급격히 나빠지고 레티클 크기 한계에 걸리기 때문에, 여러 조각으로 나눠 잇는 편이 원가와 확장성 모두에서 유리합니다. 다만 작고 단순한 칩은 여전히 모놀리식이 더 간단하고 저렴할 수 있어, 무조건 칩렛이 정답은 아닙니다.

칩렛의 가장 큰 어려움은 무엇인가요?

조각들을 잇는 연결과 패키징입니다. 다이 사이를 오가는 데이터가 느리거나 전력을 많이 먹으면 쪼갠 이점이 사라집니다. 그래서 실리콘 인터포저, 3D 적층 같은 첨단 패키징 기술이 핵심이며, 여러 다이를 하나로 검증하는 시험 과정도 단일 칩보다 훨씬 까다롭습니다.

무어의 법칙이 끝났다는 뜻인가요?

미세화가 예전만큼 빠르고 값싸게 진행되지 않는다는 의미에서, 전통적 무어의 법칙은 둔화됐습니다. 칩렛과 첨단 패키징은 그 둔화를 우회해 시스템 차원에서 성능을 계속 끌어올리는 전략입니다. 트랜지스터 미세화가 아니라 통합 방식의 혁신으로 무게중심이 옮겨간 것입니다.

서로 다른 회사의 칩렛을 섞을 수 있나요?

아직은 대부분 한 회사 내부의 조각을 조합하는 단계지만, 다이 간 연결 규약을 표준화하려는 업계의 공동 노력이 진행 중입니다. 이 표준이 성숙하면 여러 벤더의 칩렛을 부품처럼 골라 조립하는 개방형 생태계가 열릴 수 있습니다.